Digital design engineer | Verilog | šance i pro absolventy
Máš již zkušenosti s návrhem elektronických systémů ve Verilogu?
Nebo jsi čerstvý absolvent VŠ se zaměřením na IT nebo elektrotechniku hledající první pracovní uplatnění?
V Brně rozšiřujeme tým a máme místo pro ostříleného borce, ale i čerstvého absolventa!
U nás dostanete příležitost připojit se k menšímu sedmičlennému týmu, který se podílí na vývoji inteligentních technologií využitelné například pro zvýšení bezpečnosti a elektrifikaci aut nebo automatizaci průmyslových odvětví.
Jak bude vypadat pracovní náplň:
* zapisování digitální části periferií v jazyce System Verilog
* kontrolování kvality kódu a zlepšení testovatelnosti návrhu
* definice technických specifikací IP pro digitální část nových periferií
* implementace DFT a ATPG
Nabídka: * 5 týdnů dovolené
* 3 sick days
* roční bonus
* volná pracovní doba
* kratší pracovní týden
* možnost občasného home office (max. 2 dny v týdnu)
* benefitní program
* příspěvek na dopravu
* odborné školení nebo výuka angličtiny
* příspěvek na penzijní připojištění
* firemní akce
Požadavky: * min. bakalářský titul se zaměřením na IT nebo elektrotechniku
* znalost práce s Verilog, System Verilog nebo VHDL
* angličtina na komunikativní úrovni - spolupráce s kolegy ze zahraničí
* ideálně zkušenost s vývojem FPGA, ASIC nebo ASSP
💡 Doporučuji: Vytvořte si svůj profesionální životopis (zdarma a snadno), se kterým zvýšíte šanci na získání lepší práce.
💡 Podívejte se na video 6 tipů pro životopis, díky kterým získáte pozvánku na pohovor, které Vám pomůže s přípravou životopisu a motivačního dopisu pro zvýšení šancí na pozvání na pohovor.
Zajímavé nabídky práce v okolí:
Práce Digital design engineer | Verilog | šance i pro absolventy: Často kladené otázky
👉 V jakém městě se nabízí nabídka práce Digital design engineer | Verilog | šance i pro absolventy?
Práce je nabízena v lokalitě Brno-město.
👉 Jaká je nabízená mzda na této pozici?
Nabízená mzda je 50000 - 85000 Kč za měsíc.